Signalprozessoren
LV Nummer: 185.197 VU 2.5
Termin
Diese Lehrveranstaltung wird im Wintersemester 05/06 abgehalten. Der
Theorieteil findet jeden Freitag im Oktober beginned mit dem 21.
Oktober (21., 28.) und am 4. November um 10.00 (pünktlich) in der
Bibliothek des Instituts in der Argentinierstr. 8 im 4. Stock statt.
Die Vorbesprechung und Terminvereinbarung findet am 5. Oktober im FH
HS 4 um 16:00 statt.
Beurteilung
Die Beurteilung erfolgt durch Bewertung der abgegebenen Programme und
einer kurzen Befragung zum Theorieteil.
Inhaltsangabe
Architektur von digitalen Signalprozessoren (DSP), Zahlendarstellung,
kommerzielle DSPs, Programmierung in C und Assembler
Lehrziel
Der Studierende soll die Architektur von Signalprozessoren verstehen
und die Fähigkeit erwerben, Signalprozessoren in C und Assembler zu
programmieren.
Vorausgesetzte Kenntnisse
Gute Programmierkenntnisse in der Programmiersprache C werden
vorausgesetzt.
Ergänzende Lehrveranstaltungen
Übersetzerbau Übungen, 185.175 LU, wird im Sommersemester abgehalten.
Unterlagen
Es gibt ein Skriptum.